SOI Wafer силициев изолатор

Кратко описание:

SOI Wafer (Silicon On Insulator) на Semicera осигурява изключителна електрическа изолация и производителност за усъвършенствани полупроводникови приложения. Проектирани за превъзходна топлинна и електрическа ефективност, тези пластини са идеални за високопроизводителни интегрални схеми. Изберете Semicera за качество и надеждност в технологията за пластини SOI.


Подробности за продукта

Продуктови етикети

SOI Wafer (Silicon On Insulator) на Semicera е проектиран да осигури превъзходна електрическа изолация и топлинна ефективност. Тази иновативна структура на пластини, включваща силиконов слой върху изолационен слой, осигурява подобрена производителност на устройството и намалена консумация на енергия, което го прави идеален за различни високотехнологични приложения.

Нашите SOI пластини предлагат изключителни предимства за интегралните схеми чрез минимизиране на паразитния капацитет и подобряване на скоростта и ефективността на устройството. Това е от решаващо значение за съвременната електроника, където високата производителност и енергийната ефективност са от съществено значение както за потребителските, така и за индустриалните приложения.

Semicera използва усъвършенствани производствени техники за производство на SOI пластини с постоянно качество и надеждност. Тези пластини осигуряват отлична топлоизолация, което ги прави подходящи за използване в среди, където разсейването на топлината е проблем, като например в електронни устройства с висока плътност и системи за управление на захранването.

Използването на SOI пластини в производството на полупроводници позволява разработването на по-малки, по-бързи и по-надеждни чипове. Ангажиментът на Semicera към прецизното инженерство гарантира, че нашите SOI пластини отговарят на високите стандарти, необходими за авангардни технологии в области като телекомуникациите, автомобилостроенето и потребителската електроника.

Изборът на SOI Wafer на Semicera означава инвестиране в продукт, който поддържа напредъка на електронните и микроелектронните технологии. Нашите вафли са проектирани да осигурят подобрена производителност и издръжливост, като допринасят за успеха на вашите високотехнологични проекти и гарантират, че ще останете в челните редици на иновациите.

Предмети

производство

Проучване

манекен

Кристални параметри

Политип

4H

Грешка в ориентацията на повърхността

<11-20 >4±0,15°

Електрически параметри

Допант

n-тип азот

Съпротивление

0,015-0,025 ом·см

Механични параметри

Диаметър

150,0±0,2 мм

Дебелина

350±25 μm

Основна плоска ориентация

[1-100]±5°

Основна плоска дължина

47,5±1,5 мм

Второстепенен апартамент

Няма

TTV

≤5 μm

≤10 μm

≤15 μm

LTV

≤3 μm (5mm*5mm)

≤5 μm (5mm*5mm)

≤10 μm (5mm*5mm)

Поклон

-15μm ~ 15μm

-35μm ~ 35μm

-45μm ~ 45μm

Деформация

≤35 μm

≤45 μm

≤55 μm

Предна (Si-лице) грапавост (AFM)

Ra≤0.2nm (5μm*5μm)

Структура

Плътност на микротръбата

<1 ea/cm2

<10 ea/cm2

<15 ea/cm2

Метални примеси

≤5E10atoms/cm2

NA

BPD

≤1500 ea/cm2

≤3000 ea/cm2

NA

TSD

≤500 ea/cm2

≤1000 ea/cm2

NA

Предно качество

Преден

Si

Повърхностно покритие

Si-face CMP

частици

≤60ea/вафла (размер≥0.3μm)

NA

Драскотини

≤5ea/mm. Кумулативна дължина ≤Диаметър

Кумулативна дължина≤2*диаметър

NA

Портокалова кора/ямки/петна/ивици/пукнатини/замърсяване

Няма

NA

Крайни чипове/вдлъбнатини/счупени/шестограмни плочи

Няма

Политипни области

Няма

Кумулативна площ≤20%

Кумулативна площ≤30%

Предна лазерна маркировка

Няма

Качество на гърба

Обратно покритие

C-лице CMP

Драскотини

≤5ea/mm, Кумулативна дължина≤2*Диаметър

NA

Дефекти на гърба (стружки/вдлъбнатини по ръбовете)

Няма

Грапавост на гърба

Ra≤0.2nm (5μm*5μm)

Лазерно маркиране на гърба

1 mm (от горния ръб)

Ръб

Ръб

фаска

Опаковка

Опаковка

Epi-ready с вакуумна опаковка

Опаковка за многовафлени касети

*Бележки: „NA“ означава, че няма заявка. Неспоменатите елементи може да се отнасят за SEMI-STD.

технически_1_2_размер
SiC пластини

  • Предишен:
  • следващ: